## SYSTEM AND DEVICE FOR IMAGE PROCESSING

Patent number:

JP4060777

**Publication date:** 

1992-02-26

Inventor:

MATSUSHITA HIROYUKI; others: 01

Applicant:

NEC CORP; others: 01

Classification:

- international:

G06F15/66; H04N1/387

- european:


**Application number:** 

JP19900169981 19900629

Priority number(s):

#### Abstract of JP4060777

PURPOSE:To output data by superimposing in memory small in capacity by attaching a bit magnification change function even when the resolution of two image data to be superimposed are different. CONSTITUTION: When the resolution of the image data is set in 1:1 in a switch control circuit 23, original image data is formed by inputting high-order and low-order bits (a) and (b) at a gate 24. When the image data whose resolution are different in magnification on 2 are superimposed, the image data with coarse resolution is used as input data for first time, and the one with fine resolution as that for second time. The image date for the first time returned from the memory 13 and divided into the high-order and low-order bits (a) and (b) is converted to parallel data with original number of bits by arranging each bit of the parallel high-order bits (a) of a gate 25 by reducing to 1/2 in point of time and by every two bits, and the data with parallel low-order bits (b) of a gate circuit 26 is converted to the parallel data with original number of bits by arranging by reducing each low-order bit (b) to 1/2 in point of time and by every two bits.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

⑩日本国特許庁(JP)

① 特許出願公開

# ⑫公開特許公報(A)

平4-60777

Mint. Cl. 5

識別記号

庁内整理番号

码公開 平成 4年(1992) 2月26日

G 06 F 15/66 H 04 N 1/387 450

8420-5L 8839-5C

審査請求 未請求 請求項の数 3 (全5頁)

の発明の名称

画像処理方式および装置

②特 願 平2-169981

②出 願 平2(1990)6月29日

@発明者 松下

浩 之

東京都港区芝5丁目7番1号 日本電気株式会社内

@発明者

tlu 下

嘉 弘

東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

の出 顋 人

日本電気株式会社

東京都港区芝5丁目7番1号

の出 願 人 日本電気エンジニアリ

東京都港区西新橋 3 丁目20番 4 号

ング株式会社

個代 理 人

弁理士 後藤 洋介

外2名

明 細 看

1. 発明の名称

画像処理方式および装置

#### 2. 特許請求の範囲

解像度が2の倍数で相違する画データを重ね合わせる場合、1回目の入力データとして狙い解像度の画データを、2回目の入力データとして細か

い解像度の画データを用い、前記メモリから送り 戻される1回目の画データを上位ビットと下位 ットの2つに分け、ビット倍率変換機能に切り 記細かい解像度の画データの1画素単位に切り替 えて出力し、この1画素単位と前記2回目の画データとを重ね合わせて前記合成画データを得るよ うにしたことを特徴とする画像処理方式。

前記セレクト手段から前記重ね合わせ手段に送 り戻される画データを上位ピットのデータと下位

上述した 画像処理方式においては、それ以前のコンピュータによる 画像合成より処理時間が短くて済むという利点はあるが、合成する 2 つの 画データが同じ解像度でなければ成らず、 解像度が異なって居るときは使用できないという欠点があった。

従って本願発明は、画像合成時間が短くてすみ、 しかも解像度が異なっていても処理可能な画像処理方式およびその為の装置を提供しようとするものである。

[課題を解決するための手段]

ビットのデータに分ける手段と、前記送り戻され 画データの1面素単位に切り替えられるようにしる画データが解像度が大きい方であるときは前記 たことを特徴とする特許請求の範囲第2項の画像 トロビット及び下位のビットのデータをそのまま 処理装置。

・3、発明の詳細な説明

[産業上の利用分野]

本発明は、画像データを重ね合せて出力する方 式およびそのための装置に関するものである。

[従来の技術]

[発明が解決しようとする問題点]

更に、前記の装置に於いて、前記ピット倍率変換手段が、解像度識別信号を用いて、前記上位ピットのデータをそのまま続けて元の画データに戻す第1のゲート手段と、バラレルの上位ピットを各ピットにつき時間的に半

データが入力されないように設定されており、入力面データはそのままメモリ13に書き込まれる。入力面データが2回目のときは、もう1つの入力には、後述するように、先に送った1回目の画像が入力されており、2つの画像は重ね合わされてメモリ13に書き込まれる。

メモリ13はライトカウンタ14とリードカウンタ15を介しコンピュータ (以下 C P U と略称する) 16により制御されて画データの格納と出力を行なう。

セレクト回路20は、CPU16により制御されて、メモリ13に格納されている画データが入力画データのままのものであればそれを重ね合わせ回路12に戻して第2頁目との重ね合わせに供し、重ね合わした画像であれば出力パッファ21を介して出力端子22に送る。

次に重ね合わせ回路12およびこの制御を行う 制御切替回路23とゲート回路23, 24, 25 (以上をまとめて重ね処理部という) について説 明する。1回目の画データをメモリ13に格納す 分に個数的に 2 倍にした第 1 のパラレルデータに変える第 2 のゲート手及とこの第 2 のゲート各 B ピットを各 B ピットを B ピックの 1 画素 単位に切りまる はいいいい B 像 B でしたことを 特徴とする 画像処理装置が得られる。

#### [実施例]

第1回は、本装置の一実施例を示すプロック図 である。

はじめに基本的な構成および動作を説明すると、 入力端子10からはパラレル画データが入力される。ここでは簡単のため、8ピットで説明するが、 これ以上の多数ピットでも同様な構成で処理する ことが出来る。この入力した画像データは、入力 バッファ11を介して重ね合わせ回路12へ入力 される。この入力画データが1回目のものとする と、重ね合わせ回路12のもう1つの入力には画

るときは、重ね合わせ信号 d をオフにし、3つのゲート回路 2 4、25、26からのメモリの画データをストップして、入力パッファ11からのでデータをそのままメモリ13に格納する。ここへのモレクト回路 2 0からゲート 回路 2 4 に は 上位 ピットの人力 られていて、ゲート 回路 2 4 に は 上位 ピットなど下位 ピット b の両方が入力され、ゲート 回路 2 5 に は 上位 ピット a のみが入力される。

次に、2回目の画データをメモリに格納する際に、重ね合わせ信号 e をオンにし、3つのゲート回路24~26からのメモリの画データと外部からの2回目の画データとを重ね合わせ回路12で 重ね合わせて再びメモリ13に格納する。

この食ね合わせにおいて、1回目の画データと2回目の画データとが同じ解像度(密度)の場合はそのまま重ね合わせればよい。しかし、1:2の関係になった場合は、先に狙い解像度の画データをメモリ13に格納しておき、2回目の細かい

テータを受けたときに第2図のようにメモリ13 からの出力データを2画素同じデータにする必要 がある。より具体的にいえば、切替制御回路23 により制御されて、画データの解像度が1:1の 場合は、ゲート24で上位ピット&と下位ピット ・bをそのまま続けて入力して元の画データを形成 し、解象度が2の倍数で相違する面データを重ね 合わせる場合(ここでは1:2)、1回目の入力 データとして担い解像度の画データを、 2回目の 入力データとして細かい解像度の画データを用い。 前記メモリから送り戻される上位ピットaと下位 ピットbに分けられた1回目の画データを、ゲー ト25二オイテパラレルの上位ピットを各ピット を時間的に半分に個数的に2つずつ並べて元のビ ット数のパラレルデータに変え、ゲート回路 2 6 に於いてパラレルの下位ピットを各下位ピットを 時間的に半分に個数的に2つずつ並べて元のピッ ト数のパラレルデータに変える。この様なビット 倍率変換機能により前記細かい解像度の画データ の1画素単位に切り替えて出力し、この1画素単

解像度が1:1か1:2かを識別する信号 d および8 ピット 1 パルスのクロック C を入力する。なお、ここでは、簡単のため1:1および1:2の比率について説明しているが、他の比率でも同様な構成で実現できる(ただし、2の倍数に限

位と前記2回目の面データとを重ね合わせて前記

合成画データを得ることが出来る。このために,

次にメモリ13とCPU16とセレクト回路 2 0 の間のデータの動きについて説明する。

重ね合わせ回路12の面データが入力されたモリ13に格納される。また、その格納された画データは、セレクト回路20に出力されCPU16の命令によって端子Xまたは端子Yへ出力されと紹子との面データと外部から重ね合わせるときは、端子Yから重ね合わせるときは、端子Y下位ピットのデータというでしたのデータというでは、重ね済みの画データを出たがある。格納の際に、CPU16により書き込む

アドレスを効率よく指定することでメモリ容量を 最小限に抑えることができる。例えば、解像度の 比率が1:2の面データを重ね合わせる場合につ いて考えてみる。もちろん、他の場合の比率でも 行うことができる(但し、2の倍数に限る。)。 この場合データの容量としては1:4の関係にな るので、第3図のように細かい解像度のデータ量 に対し、粗い解像度のデータ量はその1/4であ る。従って、重ね書きを行う場合、1回目の画デ ータは粗い解像度のデータとし、細かい解像度の 全容量の3/4で書き込みアドレスをCPU16 でセットしておけば、第3図に示すところの網が け部分に格納されることになる。次に、 2 回目の 細かい解像度のデータを受けたときにその3/4 のアドレスから読み出しを開始し、それと上述の 細かい解像度のデータとを重ね合わせた画データ を、0番地から順に書き込めば良い。

メモリ13で必要な制御信号は、免扱器17によりカウンタ18を動作させ、必要なタイミング信号をROM19により発生させメモリ13に供

給する。また、リードアドレスおよびライトアドレスは、必要なスタート番地をCPU16よりセットして動作させる。

#### [発明の効果]

る)。

以上説明したように本発明は、重ね合わす 2 つの画データの解像度が相違していても、ビット倍 率変換機能を持たせることにより、少ないメモリで重ね合わせて出力させることができ、しかも処理時間はコンピュータの場合より少なくで済む利点を有している。

### 4. 図面の簡単な説明

第1図は本発明の一実施例の構成を示すプロック図、第2図は重ね合わせの処理方法を説明する図、第3図は解像度の精粗と画データ量の関係を示す図である。

記号の説明: 1 1 … 入力パッファ, 1 2 … 重ね合わせ回路, 1 3 … メモリ, 1 6 … C P U, 2 0 … セレクト回路, 2 1 … 出力パッファ, 2 3 … 切替制御回路, 2 4 ~ 2 6 … ゲート回路。

代理人 (7783) 弁理士 池 田 惷 保

第 1 因

